PATENT ABSTRACTS OF JAPAN

W1785

(11) Publication number:

2001-091543

(43) Date of publication of application: 06.04.2001

(51)Int.CI.

G01R 1/073

H01L 21/66

(21)Application number: 11-271804

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.09.1999

(72)Inventor: KANAMARU MASATOSHI

ENDO KIJU

HOSOGANE ATSUSHI NAGATA TATSUYA


KONO RYUJI **AOKI HIDEYUKI ARIGA AKIHIKO**

(54) SEMICONDUCTOR INSPECTING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce time and effort considerably required for individually highly accurately positioning and fixing probes and to prevent the number of electrode pads and chips that can be tested at a time from being limited in a semiconductor element inspecting device.

SOLUTION: In this inspecting device, semiconductor elements are inspected by individually bringing a plurality of electrode pads of the semiconductor elements to be inspected into direct contact with probes formed in first silicon substrates of a plurality of electrically connecting substrates arranged in the inspecting device to bring the semiconductor elements into electric connection. The first substrates in which probes are formed are provided with a structure in which the probes are formed on cantilevers and wires are connected via insulating layers along the tips of the probes to the tip parts of the cantilevers continuously to electrode pad parts formed in the surface opposite to the probe-formed surface.



LEGAL STATUS

[Date of request for examination]

21.09.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-91543 (P2001-91543A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl.7		識別記号	F I	テーマコード(参考)
G 0 1 R	1/073		G 0 1 R 1/073	F 2G011
H01L	21/66		H 0 1 L 21/66	B 4M106

審査請求 未請求 請求項の数9 OL (全 13 頁)


		西里明八	不明不 明小気の数な した (主 10 員)	
(21)出願番号	特願平11-271804	(71)出顧人	000005108 株式会社日立製作所	
(22)出顧日	₩-₽11&c 0 B07 E (1000 0 97)			
(22) 山嶼日	平成11年9月27日(1999.9.27)	東京都千代田区神田駿河台四丁目 6 番地		
		(72)発明者	金丸 昌敏	
•			茨城県土浦市神立町502番地 株式会社日	
			立製作所機械研究所内	
		(72)発明者	遠藤 喜重	
		(/-//2014	茨城県土浦市神立町502番地 株式会社日	
			立製作所機械研究所内	
		(74)代理人	100075096	
			弁理士 作田 康夫	
			最終頁に続く	

(54) 【発明の名称】 半導体検査装置

(57)【要約】

【課題】従来の半導体素子検査装置では、個々のプローブを高精度に位置決め、固定することに大きな手間を要し、一度に検査できる電極パッド数およびチップ数が限られていた。

【解決手段】検査用半導体素子の複数の電極バッドと検査装置に配置された複数の電気接続基板のシリコンからなる第一基板に形成されたプローブを個々に直接接触させて、電気的に接続しながら半導体素子を検査する装置において、前記プローブが形成された第一基板はプローブが片持ち梁上に形成され、絶縁層を介して、配線がプローブ先端から片持ち梁の先端部に沿って、プローブ形成面の反対面に形成された電極バッド部まで、連続してつながっている構造を用いるととにより解決できる。



【特許請求の範囲】

【請求項1】検査用半導体素子の複数の電極バッドと検査装置に配置された複数の電気接続基板のシリコンからなる第一基板に形成されたプローブを個々に直接接触させて、電気的に接続しながら半導体素子を検査する装置において、

前記プローブが形成された第一基板はプローブが片持ち 梁上に形成され、絶縁層を介して、配線がプローブ先端 から片持ち梁の先端部に沿って、プローブ形成面の反対 面に形成された電極バッド部まで連続してつながってい 10 ることを特徴とする半導体検査装置。

【請求項2】請求項1に記載の半導体検査装置におい ア

前記プローブが形成された第一基板には前記第一基板内 部に金属からなるグランド層が形成され、かつ絶縁層を 介してその表面に複数の配線が形成されていることを特 徴とする半導体検査装置。

【請求項3】請求項1又は請求項2に記載の半導体検査 装置において、前記複数の配線の中で電源線及びグラン ド線は信号線と比較して太く形成し、かつ、電源線及び 20 グランド線は電極バッド近傍においてグランド層と電気 的に導通し、信号線はプローブ近傍においてグランド層 と電気的に導通していることを特徴とする半導体検査装 置。

【請求項4】請求項1乃至3のいずれか1項に記載の半導体検査装置において、

前記絶縁層の厚みを3 μm以上30 μm以下の範囲で形成することを特徴とする半導体検査装置。

【請求項5】請求項1に記載の半導体検査装置において.

前記第一基板に低抵抗シリコンを用い、かつ絶縁層を介 してその表面に複数の配線が形成されていることを特徴 とする半導体検査装置。

【請求項6】請求項1及び請求項5に記載の半導体検査 装置において、 前記複数の配線のうち電源線及びグランド線は信号線よりも太く形成し、前記電源線及びグランド線は電極バッド近傍において低抵抗シリコン層と電気的に導通し、信号線はプローブ近傍において低抵抗シリコン層と電気的に導通していることを特徴とする半導体検査装置。

【請求項7】請求項1及び請求項5ないし請求項6に記載の半導体検査装置において、第一基板に低抵抗シリコンを用いた絶縁層は第一の絶縁膜及び第二の絶縁膜から形成されていることを特徴とする半導体検査装置。

【請求項8】請求項7 に記載の半導体検査装置において、第一の絶縁膜に二酸化珪素からなる熱酸化膜を用い、かつ、第二の絶縁膜にポリイミド樹脂を用いることを特徴とする半導体検査装置。

【請求項9】請求項8に記載の半導体検査装置において、前記第一の絶縁膜の厚みを3μm以下にし、かつ、

第一の絶縁膜と第二の絶縁膜の合わせた厚みを3 μm以上30 μm以下の範囲で形成することを特徴とする半導体検査装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子もしくは 半導体デバイスの試験方法に係り、特にプロービング検 査およびウエハ状態で行うバーンイン検査など半導体製 造工程における半導体素子の電気的特性を効率的に検査 することにより、髙信頼性、髙歩留りを達成した半導体 装置および半導体装置の電気的特性の検査方法に関す る。

[0002]

【従来の技術】ICやLSIなどの半導体装置では、シリコンウェハ表面に集積回路を形成するまでのいわゆる前工程と、このシリコンウェハを個別のチップに切り離して樹脂やセラミック等で封止するまでのいわゆる後工程とに大別される。

【0003】 これらの半導体装置では前工程中の所定の 段階において、各回路の電気的特性検査が行われ、チッ ブ単位で良品、不良品の判定が行われる。

【0004】上記の電気的特性検査は各回路間の導通の 良否を判別するプロービング検査と、150℃程度の高 温中で熱的、電気的ストレスを回路に付与して不良を加 速選別するバーンイン検査、及び最終的に高周波で検査 を行う最終検査とに大きく分別できる。特に高周波で行 われる最終検査では高速デバイスの検査を超高周波で行 う高速動作の検査方式が望まれている。

【0005】前記各種の検査方法共、被検ウェハーもしくは被検チップと外部の検査システムとの基本的な接続手段は同様であり、被検ウェハー上に数十ないし百数十μmピッチでパターニングされた、数十ないし百数十μm角、厚さ1μm程度の個々のアルミニウム合金もしくはその他の合金の電極パッドに対して、個々に導電性の微細なプローブを機械的に押圧する方法が採られる。

【0006】また、最近では顧客からMCM(Multi Chip Module)のようにバッケージングされていない裸チップの要求が増加し、ウエハ状態で検査する方式が考案されている。ウエハサイズでバーンイン検査を行う技術40として特開平8-148533号公報のものがある。この公報の構成は、被試験ウエハの電極バッドに対応する位置に異方性導電膜を介して、シリコンからなるテスティング基板の電極バッドと電気的につなぎ、テスティング基板に形成されたスルーホールを介して被試験ウエハの上方に取り出している。外部装置との電気的なやりとりは配線を用いている。

[0007]

【発明が解決しようとする課題】上記、従来技術で述べたような半導体装置の検査方法では、以下に示すような50 問題点があった。

【0008】まず、シリコン系基材で形成した個々のブ ローブ付き片持ち梁を個々に別の絶縁基板表面に接合し ているため、個々のプローブを高精度に位置決め、固定 することに大きな手間を要し、狭ビッチ化に対応すると とが困難で、製造歩留まりも低いことが予測できる。ま た、絶縁基板表面に接合後、個々のプローブ髙さばらつ きが大きくなり、一定の高さでプローブを形成できない ことが予測できる。プローブからの配線は外周方向に引 き回しているため、プローブの先端と外部の検査システ ムとの電気的接続のための配線が基板中のプローブ形成 10 面と実質同一表面に形成されるため、すべての外部接続 端子を基材の外周近傍に集中して形成せざるを得ず、同 外部接続端子の形成可能領域が面積的に限定され、その 結果、多数のプローブを外部と電気的に接続することが 困難であり、例えば被検ウェハーの全電極パッドを一括 して検査するといった大領域同時検査が実質的に困難で あった。また、配線が長くなり、高周波駆動での測定は 困難であることが予測できる。

【0009】従来の配線の引き回しを上方に形成した構成では、プローブからの配線をスルーホールを用いて行 20っているが、圧電素子への配線も同様に複数の基板を用いて組み立てているため、各基板間での配線の位置ずれによる導通不良及び製造歩留まりも低いことが予測できる。

【0010】さらに、特開平8-148533号公報の構成では、テスティング基板の電極バッドと被検査ウエハの電極バッドとの導通に異方導電膜を用いているため、狭ビッチのデバイスの検査が困難であると予測できる。

【0011】また、前記従来技術に共通して、シリコン 30 の静電容量を考慮しておらず、200MHz程度以上の 高速デバイスの検査が実質不可能であることが予測できる。特に従来の方式ではシリコン基板に貫通孔を形成しているため、貫通孔側面の厚く絶縁膜を形成することが 困難で、シリコンの静電容量が増加するため、高周波駆動の検査ができない。さらに、従来の各方式では配線の インビーダンスのマッチングが行われていないことにより、高速動作の半導体素子または半導体デバイスの検査を行うことができないことから高速動作の製品に対応できないことが予測できる。 40

【0012】本発明の目的は、これまで述べた多くの問題点を解決し、半導体装置の電気的特性検査において、例えば被検ウェハの全電極バッドを一括検査するといった大領域同時検査を可能とし、それによって製造歩留まりを向上させ、製造コストを低減し、結果的に安価で高信頼性を有する半導体装置を得ることにある。さらに低速動作から高速動作と幅広く半導体素子または半導体デバイスの検査を行うことが可能な半導体装置を得ることにある。

[0013]

【課題を解決するための手段】前記目的を達成するために、検査用半導体素子の複数の電極パッドと検査装置に配置された複数の電気接続基板のシリコンからなる第一基板に形成されたプローブを個々に直接接触させて、電気的に接続しながら半導体素子を検査する装置において、前記プローブが形成された第一基板はプローブが片持ち架上に形成され、絶縁層を介して、配線がプローブ先端から片持ち梁の先端部に沿って、プローブ形成面の反対面に形成された電極パッド部まで連続してつながっている構造を用いることにより達成できる。

【0014】より詳細には、プローブが形成された第一基板には前記第一基板内部に金属からなるグランド層が形成され、かつ絶縁層を介してその表面に複数の配線が形成され、前記複数の配線の中で電源線及びグランド線は信号線と比較して太く形成し、かつ、電源線及びグランド線は電極バッド近傍においてグランド層と電気的に導通し、信号線はプローブ近傍においてグランド層と電気的に導通している構造を用いると良い。さらに、前記絶縁層の厚みを3μm以上30μm以下の範囲で形成すると良い。

【0015】また、前記第一基板に低抵抗シリコンを用い、かつ絶縁層を介してその表面に複数の配線が形成され、前記複数の配線の中で電源線及びグランド線は信号線と比較して太く形成し、かつ、電源線及びグランド線は電極パッド近傍において低抵抗シリコン層と電気的に導通し、信号線はプローブ近傍において低抵抗シリコン層と電気的に導通している構造を用いると良い。

【0016】前記絶縁層は第一の絶縁膜及び第二の絶縁膜から形成され、第一の絶縁膜に二酸化珪素からなる熱酸化膜で形成した後、第二の絶縁膜をスパッタリング装置やCM装置を用いて絶縁材料を形成する方式またはポリイミド樹脂等の有機絶縁材料をスピン塗布もしくはスクリーン印刷によって形成する方式によって達成できる。

【0017】また、前記第一の絶縁膜の厚みを 3μ m以下にし、かつ、第一の絶縁膜と第二の絶縁膜の合わせた厚みを 3μ m以上 30μ m以下の範囲で形成する構造を用いると良い。

【0018】さらに、上記の構造および方式を用いると 0 とにより、高速デバイスの検査が可能になり、検査した 半導体素子もしくは電子部品は非常に安価で提供するこ とができる。

[0019]

【発明の実施の形態】本発明に係る実施の形態に関する 説明を図1から図19を参照して説明する。図1に本発 明の一実施例に関するウエハー括検査装置の構造を示 す。

【0020】本発明のウエハー括検査装置では、図1に 示すように、プローブ形成基板4には、変形が容易な片 50 持ち梁が形成され、前記片持ち梁の先端部又はその近く にはプローブ6が形成されている。プローブ形成基板4には、絶縁層を介して金属配線7が、プローブ6から片持ち梁の先端部に沿って、プローブ形成面の反対面に形成された電極バッド部3bまで連続してつながっている。プローブ形成基板4の詳細な説明に関しては後述する。

【0021】前記プローブ形成基板4は電気接続基板8に半田ボール9により固定されている。本発明では半田ボールを用いてプローブ形成基板4の固定と電気的接続を同時に行っている。この固定と電気的接続の他の方法 10としては、例えば銀ペーストや白金ペーストもしくは150℃以下で溶解しない金属材料、複合材料をスクリーン印刷法等によって形成し焼成することにより電気的導通と固定を行っても良い。

【0022】電気接続基板8の内部は多層配線が形成されており、狭ピッチに配置されている電極パッド3cの間隔を、電気接続基板8の上部に配置した多層配線基板13に設けれられたポゴピン14の間隔まで広げる役割をしている。なお、電気接続基板8に形成された電極パッド3cはマトリックス状に800μmピッチで形成されている。この電気接続基板8の材料としてはセラミックスが好ましく、特にムライトを用いることが線膨張率の点から良い。これは、各種検査の中でバーンイン検査が150℃の温度雰囲気中で行われるため、シリコンからなる被検ウエハの電極パッドとプローブとが相対的に位置ずれが生じないために線膨張率が近い方が好ましい。

【0023】また、電気接続基板8のブローブ形成基板4面する側の周囲には検査時に加わる加圧力により半田ボール9が一定以上つぶれないようにするため、座屈防止用の突起10が形成されている。組立時には、この突起10とブローブ形成基板4との間には所定の隙間が形成される。突起10の大きさは半田ボール9の大きさ(高さ)の20%程度の高さとしてる。

【0024】前記、電気接続基板8及びプローブ形成基板4は、多層配線基板13に治具11を介して、ボルト12により固定されている。なお、治具11の材料は、150℃以上で熱変形が少ない材料、例えば、窒化アルミニウムもしくはインバーなどを用いると良い。多層配線基板13の内部はガラエボ材に多層に配線されている構造で、ボゴビン14が多数形成されていて内部多層配線とつながっている。なお、ボゴビン14とはばね機構がついた電気的導通端子である。この多層配線基板13も先に説明した電気接続基板8と同じく、電気接続基板8の面側から反対側の面に配線ビッチを拡大する機能を備えている。ウエハー括検査装置16には多層配線基板13と電気的な導通をとるために用いるボゴビンまたは接続ビン15が多層配線基板13の電極バッド3eの間隔で配置されている。

【0025】このように、プローブ形成基板からウエハ 50 ぱ他の絶縁材料を用いても良い。また、配線はプローブ

一括検査装置までの間に電気接続基板及び多層配線基板の2枚の基板を用いた理由は、電気接続基板はセラミックスの中に多層配線を形成しているため、高精度に形成できる代わりに非常にコストが高く製造も容易ではない。そのため、基板の変更は容易に行なえない。そのため、検査方式を変更した場合や、接点の変更などは安価で製造の容易な多層配線基板を用いて行なうことができる。また、他の検査装置へ適用する場合は、安価で製造の容易な多層配線基板を取換えるだけで容易に行なうことができる。

6

【0026】被検ウエハ2は固定ステージ1に真空チャックで固定されている。固定ステージ1は、図示していない周辺機器により、数100μm単位での高さ制御機構及び数グラム単位での加圧力制御が可能な構造となっている。さらに、上下、左右、円周方向に移動が可能な構造となっており、被検ウエハ2に形成された電極パッド3aとプローブ形成基板4のプローブ6を高精度に位置合わせしながら、互いに接触させることができる構造となっている。なお、前記の構造では位置合わせ用の移動機能を固定ステージ側に付加したが、本発明では前記構造に限らず、例えば、プローブ形成基板側もしくはプローブ形成基板側と固定ステージの両者に位置合わせ用の移動機能を付加しても良い。

【0027】ウエハー括検査装置16と被検ウエハ2との間の、電気信号の授受を行うための電気的な導通手段に関する構造について説明する。被検ウエハ2の電極3aとプローブ形成基板4のプローブ6との位置合わせが終了後、前記の機構を用いて両者を接触させる(被検ウエハ側のステージを上昇させて接触させる)と被検ウエハ側のステージを上昇させて接触させる)と被検ウエハの表面保護膜5に接触しない程度にプローブ形成基板4を押し付ける。この時、被検ウエハの反りや傾きを抑制し、プローブ形成基板の片持ち梁が上方にたわみ、その反力で電極パッド3aに一定の押圧力を与えるようにする。

【0028】本実施例では、電気的導通に必要な押圧力はおよそ3g程度であった。これ以上の押圧力であれば良好に電気的導通が得られる。しかし、押圧力があまり大き過ぎると電極パッド3aにダメージを与える。なお、被検ウエハ2にはアルミニウムからなる約100μm角の大きさの電極パッド3aが形成されている。その電極パッド3aの周辺にはボリイミド系の樹脂からなる表面保護膜5が接触不良等を防止するために形成されている。

【0029】また、プローブ形成基板4の電極バッド3 b及びプローブ6以外の配線上には、ボリイミド等から なる絶縁膜が配線の段差を埋めるように形成されてい る。なお、プローブ形成基板4の表面の絶縁膜は、被検 ウエハ2の表面保護膜5にダメージを与えない材料で、 少なくとも150℃以上の温度に耐えられる材料であれ げ他の絶縁材料を用いても良い。また、配線はプローブ 形成基板に溝を形成しその溝の中に埋め込む構造を用い ても良い。

【0030】電極バッド3aは、プローブ形成基板4の プローブ6と接触することにより電気的に導通する。プ ローブ形成基板4のプローブ6から金属配線が、プロー ブ形成面と反対面に形成された電極バッド3bまで形成 されている。プローブ形成基板4の電極パッド3bと電 気接続基板8の下面電極バッド3 cは半田ボールにより 電気的に接続されている。電気接続基板8の下面電極バ ッド3cと上面電極パッド3dは電気接続基板の内部に 10 形成された多層配線により電気的な接続が施されてい る。電気接続基板8の上面電極パッド3dと多層配線基 板13との電気的な授受は、多層配線基板13に形成さ れたポゴピン14を用いて行う。

【0031】ポゴピン14は、そのばね機構により、基 板にうねり等が発生している場合でも導通不良を起こす ことなく確実に電気的な接続が得られる。また、ポゴビ ンを採用したことにより、検査対象物を変更した時に も、電気接続基板8から下の部分を容易に交換すること が可能である。ボゴピン14は、多層配線基板13の内 20 部配線により多層配線基板13の上面に形成された電極 パッド3eとつながっている。また、最終的なウエハー 括検査装置16との電気的な授受は検査装置16に形成 されたポゴビンまたは接続端子15を用いている。

【0032】以上のように配置された各種基板を用いる ことにより、被検ウエハ2の電極パッド3aから検査装 置まで電気的な信号の授受が可能となる。また、前記の ように各種検査の種類応じて、電気接続基板8から下の 部分を容易に交換することが可能であることから、後述 する多種の検査方法に適用することができる。

【0033】半導体素子または半導体デバイスの電気的 特性検査は主に30MHzの駆動周波数で各回路間の導 通の良否を判別するプロービング検査と、5MHzの駆 動周波数で150℃程度の髙温中で数時間から数10時 間、熱的、電気的ストレスを回路に付与して不良を加速 選別するバーンイン検査、及び最終的に133MHz以 上の駆動周波数で高周波で検査を行う最終検査が行わ れ、駆動周波数によって製品が分別される。

【0034】また、ランバスDRAMのように400M Hz以上の駆動周波数で高周波で検査を行う製品及び1 GHz以上の駆動周波数で髙周波で検査を行うLSIチ ップもある。これらの検査をウエハレベルで連続して電 気的特性検査を行うために、本発発明のプローブ形成基 板は、検査装置に配置されたプローブ形成基板が150 ℃程度の高温中で、連続してプローブと被検チップの電 極パッドとが位置ずれすることなく良好にコンタクトさ れ、しかも電気的に高速動作が可能な構造となってい

【0035】次にプローブ形成基板4の詳細構造につい て図2ないし図7を用いて説明する。図2はプローブ形 50 コン材のプローブ形成面及びプローブ形成面の反対面の

成基板の外観図を示したものである。

【0036】プローブ形成基板4はシリコン材からなり マイクロマシニング技術により、片持ち梁21と、その 片持ち梁21上にそれぞれプローブ6が形成されてい る。プローブが形成されている位置は被検ウエハの電極 パッドの位置と同じ位置に加工することができる。本発 明のシリコンプローブは、シリコンウエハをマイクロマ シニング技術を利用して加工しているために、その相対 的な位置精度は非常に良い。なお、その位置精度はマス ク精度に依存する。一般的なマスク精度は±1μm以下 であり、加工されるプローブの相対的な位置精度もその 範囲内に入っている。

【0037】配線7、7fは電極パッド3b、3fから プローブ6までつながっている。電極パッド及び配線の 下には、配線間の導通を防止するために絶縁層 17が厚 く形成されている。電極パッド3fには、後述するよう に、電極パッドの下にグランド線と導通させるために金 属層19が形成されている(図4参照)。配線7fは電 源線またはグランド線を示しており、他の3本の配線7 (信号線)よりも配線幅が太く(信号線の30~50倍 程度の太さに)形成されている。信号線は信号線全体の 静電容量の大きさにより検査周波数が制限されるため、 配線幅を太く形成できないが、電源線またはグランド線 はグランド層と導通しているため静電容量とは無関係で あり、配線幅を太く形成できる。

【0038】図3は図2のA一A破線の断面図を示した ものである。

【0039】プローブ形成基板4に用いられているシリ コン材の表面にはグランド層20が構造体の表面を覆っ 30 ている。前記グランド層の材質は電気的に抵抗値が小さ ければどのような金属を用いても良いが、銅が低抵抗材 料であることから好ましい。グランド層20の表面には 絶縁層17が形成されており、その表面にプローブ6か ら片持ち梁21の先端部を介して電極バッド3bまで配 線が形成されている。前記シリコン材の抵抗率はどの値 でも適用することが可能であるが、好ましくは0.05 Ωcmより高抵抗材料が良い。これはシリコンをマイクロ マシニング技術の異方性エッチング技術を用いて加工す る場合、ボロンがドービングされていると、エッチング 速度が減少し、ひずみ量も増加することにより加工精度 に影響するためである。

【0040】また、信号線はプローブ近傍においてグラ ンド層と電気的に導通している構造となっている。ま た、前記絶縁層の厚みは3 µm以上30 µm以下の範囲 で形成することが好ましく、特に髙速検査を行うために は絶縁層の厚さが25μm程度が良い。

【0041】図4は図2のB-B破線の断面図を示した ものである。

【0042】プローブ形成基板4に用いられているシリ

両方の表面にはグランド層20が形成され、その表面には絶縁膜17が形成されており、その表面に電極パッド3b及び3fが形成されている。電極パッド3fは電源線またはグランド線となっているため、金属層19を介してグランド層20に導通する構造となっている。

9

【0043】前記の構造では、複数の配線の中の電源線及びグランド線は、電極パッド近傍においてグランド層と電気的に導通し、信号線は、プローブ近傍においてグランド層と電気的に導通している。これによりノイズの発生がなく、髙周波駆動の高速検査が可能である。また、電源線、グランド線及び信号線をグランド層に導通させない構造を適用した場合には、配線に電流が流れると、グランド層にはそれを打ち消すように誘導電流が流れる。そのため、インダクタンスは、グランド層が無い場合と比較して、うず電流の影響で半分くらいになる。このため、検査条件によってはこのような構造を適用することも可能である。

【0044】本発明では、 10μ m程度に梁をたわませて被検ウエハの電極パッドとコンタクトをとっている。このため、図5のように、片持ち梁21の厚みと同じ厚みのシリコンウエハでプローブ形成基板4を作ることができる。この構造では片持ち梁の変位量 10μ mは、プローブ形成基板4を電気接続基板8に固定するための直径 250μ mの半田ボールの隙間で吸収される。

【0045】また、プローブはシリコンで形成することが信頼性の観点から好ましいが、図6に示すように片持ち梁21にグランド層20、絶縁層17を形成した後に、金属プローブ22を形成した構造を用いることもできる。なお、その場合のプローブ22の材料は配線材料と同一のものを用いても、異なる金属を用いてもよい。なお、金属プローブの材質は低抵抗材料で、堅い材質のものが好ましい。金属以外の材料でも前記条件が合えばプローブとして適用することが可能である。

【0046】前述のように、複数の配線7の下に絶縁膜17が形成され、その下にグランド層20が形成され、電源線またはグランド線は電極パッド近傍でグランド層と導通する構造、及び信号線はプローブ近傍でグランド層と導通する構造とすることにより、ノイズの影響がなく、インダクタンスを低減させることができ、複数の配線と測定系とのインピーダンスをマッチングさせること 40ができる。

【0047】そのため、本発明のブローブ形成基板を用いた検査装置は各配線の信号が隣接する配線に影響するのを防止できる。また、複数の配線と測定系とのインビーダンスの整合が図れるため、高周波数での高速検査を行うことが可能である。

【0048】プローブ形成基板の構造に関する他の実施例について図7を用いて説明する。図7は図3と同様に、配線に信号線を適用した場合のプローブ形成基板の断面図を示している。

【0049】ブローブ形成基板4の表面には、二酸化珪素からなる熱酸化膜23が形成されている。電極バッド3b面及び片持ち梁までの斜面には絶縁層18が形成されている。その表面にプローブ6から片持ち梁21の先端部を介して電極バッド3bまで配線7が形成されている。また、プローブ6の近傍の配線は金属層19を介してグランド層20まで導通した構造となっている。

【0050】プローブ形成基板4に、低抵抗のシリコンウエハを用いると、グランド層を形成する必要がなく、プローブ形成基板自体がグランド層の役割を果たすことができる。この他に、片持ち梁21及びプローブ6の構造体を形成した後、全面にボロン等をドーピングすることで、表面の抵抗を下げた方式を用いても良い。

【0051】図7の断面構造において、絶縁層は図3と同じにしても良いが、2つの絶縁膜から構成する構成としても良い。シリコン表面は熱酸化を行うことにより、構造体の形状に沿って、容易に絶縁膜(熱酸化膜)を形成できる。しかし、配線の下の絶縁層の厚みは5μmから30μm程度必要である。そのため、熱酸化膜23を20厚く形成しても良いが、熱酸化膜の成膜速度は時間に反比例して遅くなる傾向がある。湿式熱酸化法を用いて、4μm厚さの熱酸化膜を形成するのには27時間程度必要である。そのため、熱酸化膜の他に絶縁膜18を設ける方法がとられる。

【0052】図7に示した構造体では、熱酸化膜23を 3μm形成した後、絶縁膜18を22μm形成した。より 詳細には絶縁層は電極パッド面及び斜面に形成されてい る。これは片持ち梁の部分の配線は空気絶縁されている ためである。なお、シリコン材の抵抗値は0.01Ωcm より低抵抗材料が良い。また、絶縁膜18にポリイミド 樹脂を用いると良い。さらに熱酸化膜の厚みを4μm以 下にし、かつ、熱酸化膜と絶縁膜を合わせた厚みを3μ m以上30μm以下の範囲で形成することが好ましい。 【0053】前記の構造とすることにより、ノイズの影 響がなく、インダクタンスを低減させることができ、複 数の配線と測定系とのインピーダンスをマッチングさせ ることができる。そのため、本発明のプローブ形成基板 を用いた検査装置は各配線の信号が隣接する配線に影響 するのを防止できる。また、複数の配線と測定系とのイ ンピーダンス整合がとれることにより、髙周波数での髙 速検査を行うことが可能である。

【0054】被検ウエハをウエハ状態で一括して検査を行うためには、プローブ形成基板4が被検ウエハの1チップの面積の範囲内で複数の必要な電極バッドを取り出す必要がある。これは1チップの面積を越えて電極バッドの取り出しを行った場合、中心部から外周部へ電極バッドの位置が広がり、結果的に配線の長さが外周部の方ほど長く形成されるためである。そのため、チップによって配線の長さ及び信号線全体の静電容量が異なり、駆50 動周波数が低下するため良好な検査が行えない。

【0055】また、各種の検査を行う場合、検査内容に よって検査に必要なパッド数が異なる。そのため、ウエ ハ状態で各種検査を行うためには、プローブ形成基板に おいて、被検ウエハの1チップの電極パッド数と同じ数 のプローブ及び電極パッドをプローブ形成基板に作り込 む必要がある。しかし、実際には40 mm²くらいの面 積に80前後のプローブ及び電極パッドを作り込まなく てはならない。

11

【0056】そこで、電極パッド配置について、図8な いし図13を用いて説明する。図8に、ブローブ形成基 10 板の一部にスルーホールを開けて配線を行なう構成の断 面図を示す。図9に、図8の電極パッド側からの正面図 を示す。図10に、プローブ側からの正面図を示す。

【0057】図8では、プローブ形成基板4にはプロー ブ6、片持ち梁21、貫通孔24が設けてある。配線7 a、7 bは熱酸化膜23の上に形成され、プローブ6から 貫通孔を介して電極パッド3bまでつながっている。

【0058】図9及び図10より、配線7aはプローブ 形成基板4の片持ち梁21に形成された複数のプローブ 6から貫通孔24を介して配線7bにより電極パッド3 bまでつながっている。電極パッド3bは貫通孔36を 避けるように配置されている。そのため、プローブから 電極バッドまでの距離も長くなる。

【0059】この構造での貫通孔24の電極パッド側開 □部の一辺の大きさWは、ブローブ形成基板の厚みを T、プローブ側開口部の大きさをHとした場合、次式で 表される。

 $[0060]W=H+(2T/\sqrt{2})$

例えば、500μm厚のシリコンウエハを用いて、プロ ーブ側開口部の大きさを50μmとした場合、貫通孔2 4の電極バッド側開口部での一辺の大きさは757μm となり、その面積は0.57mm2である。そのため、8 0個の電極バッドを形成する場合には貫通孔の面積だけ で45.6mm2となる。このため、実質的に貫通孔と電 極パッドを同時に形成することは難しい。

【0061】次に、最良な電極パッド配置に関する説明 を行う。プローブ形成基板にシリコン異方性エッチング により構造体を加工した場合の断面図を図11に、図1 1の電極パッド側からの正面図を図12に、プローブ側 からの正面図を図13に示す。図11よりプローブ形成 40 基板4にはプローブ6、片持ち梁21が加工されてい る。配線7a及び7bは熱酸化膜23及び絶縁膜18の上 に形成され、プローブ6から片持ち架を介して電極バッ ド3bまでつながっている。

【0062】詳細には、図12及び図13より、配線7 aはプローブ形成基板4の片持ち梁21に形成された複 数のプローブ6から片持ち梁21の先端部を介して配線 7 b により電極パッド3 b までつながっている。この構 造では前記構造のように、貫通孔を避けて電極バッドを 配置する必要がないため、小さい面積で多くの電極パッ 50 る。これは(111)面を示し、他の結晶面と比較して

ドを形成することが可能である。そのため、プローブか ら電極パッドまでの距離も短くなり、その分静電容量を 減少させ高速動作が可能になる。また、貫通孔が存在し ない分、プローブ形成基板の強度も向上する。

【0063】電極パッドの配置面積を減少させるための 構造を図14に示す。同図より、プローブ形成基板4に 電極パッド3bを左右に同様の数を配置することによ り、片持ち梁をそれに併せて配置し、配線7bも同様に 千鳥状にすることにより、さらに電極パッドの配置面積 を減少させることが可能である。

【0064】また、配線するための貫通孔が形成してい ないため、電極パッド面は平面状となるため、多層配線 構造の形成が容易となる。前記で説明した異方性エッチ ングによる貫通孔または垂直に形成された孔等が形成さ れているプローブ形成基板において多層配線を形成する 場合には、必要な孔同士を線でつながなければいけない ため、加工工程が複雑で精度も要求される。一方、本発 明のプローブ形成基板において多層配線を形成する場合 には、面で形成した導通層に必要な電極バッドだけをつ なげれば良いため、加工工程が容易で精度もあまり必要 ではない。その一例を図15に示す。図15は本発明の 多層配線の断面図を示している。プローブ形成基板4の 内部にはグランド層20f及び20gが形成されてい る。電極パッド3斤はグランド線の電極パッドを、電極 パッド3gは電源線の電極パッドを、電極パッド3bは 信号線の電極バッドをそれぞれ示している。電極バッド 3 f は金属層19 f により、グランド層20 f につなが っている。また、電極パッド3gは金属層19gによ り、グランド層20gにつながっている。このようにグ 30 ランド線と電源線を個々に別のグランド層につなぐこと で高速動作が可能になる。

【0065】次にプローブ形成基板4の形成にマイクロ マシニング技術を用いた加工工程について説明する。図 16に構造体の加工工程を、図17及び図18に配線の 加工工程を示す。

【0066】図16より、始めに、図16(a)に示すよ うに厚さ500μm(100)方位のシリコンウエハ2 6を準備する。次に $0.5\mu m$ 厚さの熱酸化膜を形成 し、ホトリソプロセスを用いて、シリコンウエハ26の 表面に形成された熱酸化膜23上にレジスト塗布・パタ ーン露光・現像・熱酸化膜のエッチングを片面から行 い、プローブ6を形成するためのマスクパターンを形成 する。目的のブローブ先端形状を得るために、マスクバ ターン形状にはエッチングによる角落ちに対処するため の補償パターンが形成されている。

【0067】その後、65℃の水酸化カリウム水溶液を 用いてシリコンを20μm段差の異方性エッチング加工 を片面から行い、図16(b)に示すようにプローブ6を 形成する。この時、プローブ形成部には斜面が形成され 10

エッチング速度が大変遅い。前記シリコンのエッチング 加工は水酸化カリウム水溶液だけではなく、その他のウ エットエッチング液、例えば、エチレンジアミンピロカ テコール、テトラメチルアンモニウムハイドロオキサイ ド、ヒドラジンを用いることができる。

13

【0068】さらに、図16(c)に示すようにプローブ 6を個々に分離するために梁以外の部分にホトリソプロ セスを用いて、レジスト塗布・パターン露光・現像・熱 酸化膜のエッチングを片面から行い、熱酸化膜23から なる梁パターンを形成する。

【0069】その後、図16(d)に示すように前記と同 様に異方性エッチングを用いて梁厚分だけエッチング し、底面27を形成する。

【0070】次に前記と同様の加工プロセスを用いて、 熱酸化膜を形成し直し図16(e)に示すようにプローブ の裏面側に熱酸化膜23からなるパターン形状に加工 し、図16(f)に示すように異方性エッチングを用いて 梁厚分だけ残るようにエッチングする。この時、プロー ブ6は熱酸化膜23に保護されているため、プローブ形 状は保たれている。また、この時のエッチング量を調整 20 することにより、最終的に残る梁の厚さをコントロール できる。

【0071】最後に熱酸化膜を除去して、図16(g)に 示すようにプローブ6及び片持ち梁21が加工された構 造体が完成する。前記加工技術では、異方性エッチング のマスク材に熱酸化膜を適用した例について説明した が、マスク材としてシリコンナイトライド膜、薄い熱酸 化膜の上にシリコンナイトライド膜を形成した複合膜を 用いても良い。また、本発明のプローブ形成基板のエッ チング加工は異方性エッチング加工に限らず、RIE(Reac 30 tive Ion Etching)装置やイオンミリング装置などのド ライエッチング装置を組み合わせて構造体のエッチング 加工を行うこともできる。

【0072】次に配線に関する加工工程について説明す る。図17より、(a) に示すように前記の加工工程に よりプロープ6及び片持ち梁21が加工された構造体 に、図17(b)に示すように両面に金属薄膜からなるグ ランド層20を形成する。このグランド層の形成はスパ ッタリング装置とメッキ装置を用いて銅を厚さ5μmに 形成した。その上に図 1 7 (c)に示すように両面にポリ 40 イミドからなる絶縁膜17を厚さ25μmに形成した。 前記絶縁物17はポリイミド以外の樹脂材料または高速 スパッタリング装置を用いて酸化珪素を形成しても良 63.

【0073】次に図17(d)に示すように、グランド 層と導通をとるために必要な孔28をホトリソプロセス を用いて形成し、図17(e)に示すように、リフトオ フ法を用いて孔28に金属層19を形成した。また、金 属層を形成する方法として孔28以外の部分にメタルマ スクを形成し、スパッタまたは蒸着により金属層を形成 50 さらに、配線の形成方法はリフトオフ法にかぎらず、電

しても良い。

【0074】最後に厚膜レジストなどを用いてCrを20 nmその上にAuを1000nmスパッタリング装置とリ フトオフ法を用いて形成し、その上にCuを 1 0 μ m さら にその上にNiを2μmめっき装置により、プローブ6か ら電極パッド3bまで配線7を形成した。前記Crの他 にTiを適用しても良い。これはCrやTiは下地とAu の密着性を向上させるために形成しているためである。 前記配線材料は150℃以上で溶解せず、電気的導通が ある薄膜形成可能な材料であれば他の材料を用いても良 い。配線などに用いる装置もスパッタリング装置以外の 装置、例えば、蒸着装置やCVD(Chemical Vapor Deposit ion)装置を用いても良い。さらに、配線の形成方法はリ フトオフ法にかぎらず、電着レジストまたはスプレーレ ジスト等3次元的にレジストパターンの形成が可能なレ ジストを用いて基板全面に薄膜を形成した後、ホトリソ を行い、エッチングによって形成し、その後めっきで形 成しても良い。

【0075】図18より、(a) に示すように前記の加 工工程によりプローブ6及び片持ち梁21が加工された 構造体に、図18(b)に示すように熱酸化膜23を形成 する。ことで、使用するシリコンウェハの抵抗率は、 0.01Ωcmの低抵抗シリコンウエハを用いた。これは シリコンウエハを加工した構造体を導体として用いてい るためである。前記、熱酸化膜の厚みを3μm形成し

【0076】その後、プローブ形成面の裏面の平面部及 び斜面部にポリイミドからなる絶縁膜18を22 µm形 成した。この場合、加工プロセスの容易性から両面全体 にポリイミド膜を形成しても良い。前記絶縁物18はポ リイミド以外の樹脂材料または高速スパッタリング装置 を用いて酸化珪素を形成しても良い。

【0077】次に図18(d)に示すように、シリコン ウエハ29と導通をとるために必要な孔28をホトリソ プロセスを用いて形成し、図18(e)に示すように、 リフトオフ法を用いて孔28に金属層19を形成した。 また、金属層を形成する方法として孔28以外の部分に メタルマスクを形成し、スパッタまたは蒸着により金属 層を形成しても良い。

【0078】最後に図18(f)に示すように、厚膜レ ジストなどを用いてCrを20nmその上にAuを10 00nmスパッタリング装置とリフトオフ法を用いて形 成し、その上にCuを10μmさらにその上にNiを2 μmめっき装置により、プローブ6から電極パッド3b まで配線7を形成した。前記配線材料は150℃以上で 溶解せず、電気的導通がある薄膜形成可能な材料であれ ば他の材料を用いても良い。配線などに用いる装置もス バッタリング装置以外の装置、例えば、蒸着装置やCV D(Chemical Vapor Deposition)装置を用いても良い。

着レジストまたはスプレーレジスト等3次元的にレジストパターンの形成が可能なレジストを用いて基板全面に薄膜を形成した後、ホトリソを行い、エッチングによって形成し、その後めっきで形成しても良い。また、シリコンの加工に高アスペクト比加工が行えるICP-RIE装置を用いても良い。これにより、狭ビッチの片持ち梁の加工が行える。

15

【0079】以上のようにそれぞれ説明した本発明の構造をプローブ形成基板に適用した場合の外観図を図19に示す。8インチシリコンウエハの被検ウエハ2には複10数のチップ25が形成され、その中に複数の電極バッド3aが形成されている。一方、本発明のプローブ形成基板4にはプローブが被検ウエハの全電極バッドに対応する位置に形成され、前記プローブと同数の電極バッド3bが形成されている。また、プローブから電極バッド3bが形成されている。また、プローブから電極バッド3bずで配線7されている。被検ウエハ2にプローブ形成基板4を接触させることにより、ウエハサイズで一括して各種の検査を行うことが可能である。

【0080】以上に示した本発明のウエハー括検査装置を用いてプロービング検査、バーンイン検査及び終検検 20 査に適用した結果、被検ウエハの電極パッドとプローブ末端端子との接触抵抗が0.1 Q以下と低く、テスト周波数も500MH2以上得られた。また、その時の寿命は30万回以上であった。その時に温度雰囲気を常温から180℃まで変化させたが、被検ウエハの電極パッドとプローブは極めて良好にコンタクトされていた。また、各工程で検査されたウエハにおける不良チップのデータは記憶され、次の検査工程では不良チップの検査を行わないシステムを採用した。

【0081】また、本発明ではプローブ形成基板は8イ 30 ンチシリコンウエハを用いているが、プローブ形成基板は被検ウエハのチップと同じ大きさで加工しているため、歩留りなどを考慮して、例えば、6インチウエハで形成したものをダイシングして、それを組み合わせて作ることも可能である。その場合はプローブ形成基板に一部が破損した場合でも容易に交換することができる。

【0082】前記に示した本発明の各構造体は被検ウエハの電極パッドと同一の数だけ形成するだけでなく、例えば、複数個形成しても良い。被検ウエハの検査において、プローブが寿命により使用できなくなった場合でも、前記のようにプローブを複数個形成しておくことにより、位置を変えるだけで、また、新しい基板として用いることができる。

【0083】また、本発明は被検ウエハサイズでダイシングすることなく、各種検査を行うことが可能であるため、個々の検査の仕様に合わせた構造のプローブ形成基板を供給することも可能である。

【0084】以上のことより高速デバイスの検査が可能

になり、検査した半導体素子もしくは電子部品は非常に 安価で提供することができる

[0085]

【発明の効果】本発明のウエハ一括検査装置によれば、 低周波数から高周波数まで幅広く検査する機能を備えて いるために、被検ウエハサイズのまま、各種の検査を行 うことができる。また、検査時間を短縮することができ 量産性に優れており、低コストで信頼性の高い半導体デ バイスを提供できる。

10 【図面の簡単な説明】

【図1】本発明の一実施例の装置構成図である。

【図2】本発明の一実施例の斜視図である。

【図3】本発明の一実施例のプローブと電極バッドに関する断面図である。

【図4】本発明の一実施例のブローブと電極バッドに関する断面図である。

【図5】本発明の他の一実施例の断面図である。

【図6】本発明の他の一実施例の断面図である。

【図7】本発明の他の一実施例の断面図である。

) 【図8】プロー部形成基板に配線用スルーホールを開け た場合の断面図である。

【図9】図8の平面図である。

【図10】図8のプローブ側見た平面図である。

【図11】本発明の一実施例に関する断面図である。

【図12】本発明の一実施例に関する平面図である。

【図13】本発明の一実施例に関する平面図である。

【図14】本発明の他の一実施例に関する平面図であ る。

【図15】本発明の他の一実施例に関する断面図であ) る。

【図16】本発明の他の一実施例に関する外観図である。


【図17】本発明の一実施例の構造体の加工プロセスである。


【図18】本発明の一実施例の配線の加工プロセスである。


【図19】本発明の他の一実施例の配線の加工プロセスである。

【符号の説明】


40 1…固定ステージ、2…被検ウエハ、3…電極バッド、 4…プローブ形成基板、5…表面保護膜、6…プロー ブ、7…配線、8…電気接続基板、9…半田ボール、10 …突起、11…治具、12…ボルト、13…多層配線基板、14 …ポゴピン、15…ポゴピンまたは接続ピン、16…ウエハー括検査装置、17…絶縁層、18…絶縁膜、19…金属層、 20…グランド層、21…片持ち梁、22…金属プローブ、23 …熱酸化膜、24…貫通孔、25…チップ、26…シリコンウ エハ、27…溝、28…孔。









【図16】



【図18】



【図19】



フロントページの続き

(72)発明者 細金 敦

茨城県土浦市神立町502番地 株式会社日

立製作所機械研究所内

(72)発明者 永田 達也

茨城県土浦市神立町502番地 株式会社日

立製作所機械研究所内

(72)発明者 河野 竜治

茨城県土浦市神立町502番地 株式会社日

立製作所機械研究所内

(72)発明者 青木 英之

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 有賀 昭彦

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

Fターム(参考) 2G011 AA16 AA21 AB01 AB06 AB09

AC06 AC14 AC32 AE03 AF07

4M1.06 AA01 BA01 CA01 CA09 CA56

DD03 DD15 DD30